Counter Up & down, Shift Register

jawaban VC-3 Rangkaian Logika:

–Counter up dan Counter Down (gambar rangkaian counter 8 up & down)

  • Counter Up – counter ini atau pencacah terdiri dari sederetan rangkaian flip-flop yang disusun sedemikian rupa, disusun dengan menggunakan peta karnaugh, dan merupakan rangkaian sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan, dan counter up itu sendiri berfungsi untuk mencacah inputan dengan hasil output tersusun dari kecil ke besar, dan bisa kembali lagi kecacahan awal secara otomatis.

2

Gambar. Rangkaian counter up 8 mod

  • Counter Down – sama seperti Pencacah naik atau counter up, hanya saja counter down ini mencacah masukan dari Besar ke arah yang kecil dan bisa kembali lagi secara otomatis kecacahan awalnya.

1

Gambar. Rangkaian counter down 8 mod

–Register geser seri dan Register geser paralel (gambar rangkaian register geser 8 bit untuk seri dan paralel)

Register geser (Shift register) merupakan salah satu piranti fungsional yang banyak digunakan di dalam sistem digital. Pada sistem digital register geser digunakan untuk menggeser suatu data. Pergeseran data pada register dapat dilakukan dalam dua arah yaitu ke arah LSB (Low Significant Bit) dan ke arah MSB (Most Significant Bit).

3

  • Register geser seri in seri out – dalam register SISO ini, pertama Register memaksa semua input menjadi nol, atau mereset inputnya, kemudian input data diterapkan secara sekuensial dengan D input dari flip-flop D. Selama pulsa clock, satu bit di transmisikan dari kiri kekanan. LSB data telah digeser, dalam mendapatkan data di register ini harus di geser keluar dengan serial. Setelah selesai data dimulai dari nol lagi.

 

  • Register geser seri in paralel out – register SIPO ini memasukkan bit bit data secara serial atau seri. Hampir sama seperti SISO hanya saja perbedaan terlihat dari cara dimana bit bit dipindahkan.

 

  • Register geser paralel in paralel out – pada rangkaian PIPO ini semua bit-bit data muncuk pada keluaran-keluaran paralel secara mendadak mengikuti masukan yang simultan dari bit-bit data. Rangkaian ini dibangun dengan D flip-flop.

 

  • Register geser paralel in seri out – di rangkaian PISO ini menggunakan D flip flop dan gerbang NAND sebagai pintu untuk inputan register ini, Untuk menulis data masuk, baris pengontrolan mode diambil pada rendah dan data diclock  Data dapat digeser saat baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser kanan pada aplikasi satu pulsa clock

Sumber

http://ritz-fansubs.blogspot.com/2015/01/pengertian-fungsi-dan-jenis-rangkaian.html

http://defisumendar.blogspot.co.id/2013/06/register-geser.html

Advertisements